教师个人主页
登录
首页
返回
English
教师个人主页
登录
首页
返回
English
发表论文
返回中文主页
一种基于55nm工艺的超前进位加法器设计
发布时间:2024-09-11
点击次数:
所属单位:
集成电路学院
发表刊物:
《中国集成电路》
第一作者:
周冉冉
论文编号:
227E317043794BC6B82B6ACDA8CF07F0
卷号:
32
期号:
8
页面范围:
49
字数:
4
是否译文:
否
发表时间:
2023-08-05
上一条:
A 55 nm CMOS RF transmitter front-end with an active mixer and a class-E power amplifier for 433 MHz ISM band applications
下一条:
A Data Weight Averaging-Inspired Digital Calibration Method for a 10-Bit Noise-Shaping Successive Approximation Register