陈杰智

(教授)

 博士生导师  硕士生导师
教师姓名:陈杰智
教师拼音名称:chenjiezhi
入职时间:2016-07-01
所在单位:信息科学与工程学院
职务:Professor
学历:博士研究生毕业
办公地点:信息科学与工程学院N5-216
性别:男
联系方式:chen.jiezhi@sdu.edu.cn
学位:博士
职称:教授
在职信息:在职
毕业院校:东京大学
学科:微电子学与固体电子学

学术动态

当前位置: 中文主页 >> 学术动态


●2022.12:课题组最新研究成果在IEDM 2022大会发表

课题组研究论文“Temperature-dependent Defect Behaviors in Ferroelectric Hf0.5Zr0.5O2 Thin Film: Re-wakeup Phenomenon and Underlying Mechanisms”在大会上发表。山东大学信息科学与工程学院为论文第一作者单位,2021级硕士研究生李晓鹏为第一作者。从2017年首发闪存芯片相关论文以来,陈杰智教授课题组已经有8篇研究论文入选IEDM,按第一作者所在单位统计,山东大学在IEDM大会发文总量在北京大学、清华大学、浙江大学之后列居中国内地高校第四。

●课题组通过对7nm铪锆氧铁电电容器在宽温(300K~420K)范围内的高精度电学可靠性测试,首次在实验上观测到高温电场循环过程中的再唤醒现象。研究发现,晶界处缺陷相关的电畴钉扎与解钉扎是疲劳与再唤醒的重要原因,而再唤醒后的极化窗口具有极佳的抗疲劳特性。基于对温度相关缺陷行为的深入理解,论文进一步提出了可有效延长氧化铪基铁电存储器寿命的协同设计优化策略。


●2021.12:课题组三项最新研究成果在IEDM 2021大会发表

课题组三篇研究论文《In-depth Understanding of Polarization Switching Kinetics in Polycrystalline Hf0.5Zr0.5O2Ferroelectric Thin Film: A Transition from NLS to KAI》(2018级博士生魏巍为第一作者)、《Two Dimensional Silicon Atomic Layer Field-Effect Transistors: Electronic Property, Metal-Semiconductor Contact, and Device Performance》(2019级博士生桑鹏鹏为第一作者)和《Design-Technology Co-Optimizations (DTCO) for General-Purpose Computing In-Memory Based on 55nm NOR Flash Technology》(2021级直博生冯扬为第一作者)在线发表。

 ●大数据时代对计算机算力提出了更高的要求,存算一体是从根本上解决传统冯诺伊曼架构算力瓶颈问题以改善计算性能的关键技术之一。目前,存算一体工作大多集中在面向人工智能等应用的专用计算,如何设计面向通用型计算的存算一体架构仍然亟待解决。针对该问题,课题组与中科院微电子所、浙江大学、以及中科智存公司展开研究合作,基于55纳米闪存技术的设计与工艺协同优化(Design-Technology Co-Optimization),在国际上首次提出了面向通用型计算的32比特高精度闪存存算一体设计方案,展示了闪存存算的高精度计算能力以及对阵列单元特性涨落的高容忍能力。

●新型氧化铪基铁电材料因其极佳的微缩特性和CMOS工艺兼容性,近十年来一直是学术界和工业界最关心的研究热点,也是未来存储器三维集成技术研发的核心材料之一。课题组与中科院微电子所合作,通过设计的新型脉冲测量技术对多晶铪锆氧铁电薄膜极化翻转过程进行了深入研究。研究发现,当器件尺寸微缩至3.89微米,翻转时间可达纳秒量级;当温度低于161K或者当器件尺寸小于晶粒尺寸时,成核翻转模型将过渡为传统的畴壁移动模型。该研究工作指出,多晶铪锆氧铁电薄膜在亚微米尺寸具备更快的读写速度,并且在低温领域具有巨大的应用潜力。

●二维半导体材料有着超薄厚度和无悬挂键表面,具有抑制短沟道效应和界面缺陷的独特优势,是延续摩尔定律的一类极具潜力的候选材料。课题组着力于与CMOS全面兼容的新型硅基二维半导体材料,系统研究了其本征输运特性以及不同金属作为注入源对电极界面和器件性能的影响。研究发现,hhk-Si-MOSFET可实现高开关比(>105)和高开态电流(~103 µA/µm);而LHD-Si可与Al/Cu/Ag实现欧姆接触,Al作为注入源时LHD-Si-FET开态电流可达到660 µA/µm;冷源电极的设计可进一步帮助LHD-Si-FET实现sub-60 mV/dec的亚阈值摆幅。该研究工作揭示了硅基二维半导体材料在未来纳米器件应用中的巨大潜力。


●2021.7:课题组二维硅材料与器件研究成果在ACS材料类旗舰期刊ACS Materials Letters发表

随着大规模集成电路发展到后摩尔时代,传统体硅半导体逐渐逼近其物理极限,设计与现有CMOS工艺相兼容的新型超薄半导体材料依然是制约半导体器件发展的一个关键问题。针对该问题,课题组通过理论分析和第一性原理计算提出了一种具有优异本征半导体特性的新型二维硅烯材料(hhk-silicene)。理论计算表明hhk-silicene具有与体硅相当的带隙以及与蜂窝状硅烯相当的电子迁移率。此外,基于弹道量子输运模拟hhk-silicene晶体管显示了出色的栅控能力和开关特性,可以很好地满足ITRS(国际半导体技术蓝图)5 nm以下高性能器件的要求。该工作以”Semiconducting Silicene: A Two-Dimensional Silicon Allotrope with Hybrid Honeycomb-Kagome Lattice”为题发表于ACS材料类旗舰期刊ACS Materials Letters(2019级博士生桑鹏鹏为第一作者),并被选为封面论文。


●2020.12:课题组两项研究成果在微电子领域顶级国际会议IEDM 2020大会发表

课题组两篇研究论文《Deep Insights into the Failure Mechanisms in Field-cycled Ferroelectric Hf0.5Zr0.5O2Thin Film: TDDB Characterizations and First-Principles Calculations》(2018级博士生魏巍与2019级硕士生张维强为共同第一作者)和《Cold Source Engineering towards Sub-60mV/dec p-Type Field-effect-transistors (pFETs): Materials, Structures, and Doping Optimizations》(2019级博士生汪倩文为第一作者)在2020年度IEDM大会上发表。

针对新型铪基铁电材料铪锆氧(HZO)铁电薄膜耐久性较差的关键问题,课题组基于制备的铪锆氧铁电存储器进行了一系列高精度可靠性测试分析,详细研究了存储单元唤醒、疲劳和缺陷浓度的退火温度相关性以及铁电器件的失效过程,展示了三种主要失效模式;其次,结合TDDB绝缘膜可靠性测试方案和理论计算研究了铪锆氧铁电材料的缺陷电流和缺陷生成机制,发现其微观物理过程与薄膜中非晶区域以及晶界处缺陷移动的强相关特性。该研究工作系统分析了结晶度、缺陷浓度以及晶粒尺寸对新型铪基铁电器件特性的影响,对进一步制备高可靠性铁电器件有着重要的指导意义。

作为实现陡阈值摆幅场效应晶体管(FET)的有效途径之一,冷源晶体管(CSFET)的概念自2018年提出后得到了广泛关注。课题组围绕着冷源器件工作原理,采用第一性原理计算系统研究了P型冷源场效应晶体管(pCSFET)的源极材料设计、器件结构优化、以及掺杂浓度调控等关键问题,通过合理设计源极态密度分布以抑制“热尾”对载流子注入的影响,并在宽工作区域内突破60 mV/dec的亚阈值摆幅限制。研究发现,石墨烯作为冷源构建pCSFET在保证超陡阈值摆幅(26mV/dec)的同时实现了~1E8的高电流开关比,而采用N型掺杂硅作为冷源亦可实现33mV/dec的亚阈值摆幅。该研究工作提出了pCSFET材料设计方案和器件优化方案,从理论上展示了利用冷源器件构建低功耗CMOS电路的应用潜力。


2020.10:闪存芯片可靠性优化策略的研究成果在计算机领域期刊IEEE TCAD (CCF-A)在线发表

 课题组关于提高3D NAND闪存存储芯片可靠性的研究论文“Retention Correlated Read Disturb Errors in 3D Charge Trap NAND Flash Memory: Observations, Analysis, and Solutions”于2020年9月被IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS (IEEE TCAD)录用,2019级硕士研究生孔亚晨为第一作者。该工作深入系统地研究了电荷俘获型超多值3D TLC (3bit/cell) NAND闪存芯片的读干扰特性、数据保持特性,以及上述可靠性问题之间的关联耦合特性(RCRD),并基于对其可靠性物理机制的分析从电学和热学两方面提出了解决方案,包括存储层电荷预写入方案(PCSL)和热稳定存储层方案(TSSL)。经过闪存芯片实测分析,以上两种解决方案均可有效地降低大容量闪存芯片误码率,提高芯片抑制读串扰能力和数据保持能力,对设计高可靠性闪存存储系统有着非常重要的指导意义。


2018.12:课题组一项研究成果在微电子领域顶级国际会议IEDM 2018大会发表

12月1日至12月5日,第64届电气电子工程师学会(IEEE)国际电子器件会议(IEDM)在美国旧金山举行,课题组与中科院半导体所共同合作完成的最新研究成果《Computational Design of Silicon Contacts on 2D Transition-Metal Dichalcogenides: The Roles of Crystalline Orientation, Doping Level, Passivation and Interfacial Layer》在大会上作了论文发表。针对硅材料和新型二维材料的界面问题,基于硅基半导体器件加工工艺对不同晶面的硅和单层过渡金属硫化物接触界面的肖特基势垒进行了全面探讨和研究,发现通过氢元素和氟元素对硅和过渡金属硫化物界进行钝化可分别实现N型和P型接触,而在硅和过渡金属硫化物界面之间导入氮化硼插层甚至可以消除界面肖特基势垒。这对实现新型二维材料和传统硅材料的工艺集成有重要理论指导意义。


2018.6:课题组电报噪声随机数发生器研究成果在2018 Symposium on VLSI Technology大会发表

6月18日至6月22日,超大规模集成电路和半导体器件领域的顶级会议"2018 Symposium on VLSI Technology"在美国夏威夷举行,课题组与英国利物浦约翰摩尔斯大学纪志罡教授课题组共同发布了基于器件随机电报噪声(RTN)的超低功耗真随机数发生器的最新研究成果。提出的“随机电报噪声(RTN)的超低功耗真随机数发生器(TRNG, True Random Number Generator)”是利用电场应力退化器件来产生电报噪声的原理,设计了具有超低功耗的RTN-TRNG,其工作频率突破了传统设计极限,提高了约一个数量级达到3Mbps的超高工作频率。由于RTN-TRNG是利用外加电场应力在纳米尺度晶体管生成缺陷的原理,其电路面积小,工艺依赖性弱,设计成本低,在物联网安全领域有着非常大的应用潜力。该工作也被2018 VLSI国际研讨会选为亮点成果重点推荐并受邀做会场展示(Demo Session)。


2017.10:课题组关于3D NAND闪存的最新研究成果被IEDM 2017接受

近日,课题组关于3D NAND闪存存储器可靠性物理机理的研究工作论文被微电子领域的国际顶级会议IEDM 2017 (IEDM,International Electron Devices Meeting,即“IEEE国际电子器件大会”)接收。山东大学信息科学与工程学院为论文第一完成单位,2016级博士研究生武继璇为第一作者。该研究工作面向三维垂直架构下NAND闪存存储器中电荷扩散所带来的数据保持特性退化的可靠性问题,在原子层面对电荷存储层的各种电荷俘获缺陷进行了研究。在全面把握氢/氧元素对氮化硅电荷存储层中浅能级缺陷调制作用的基础之上,提出利用重氢钝化来抑制3D NAND闪存存储器擦写过程中氢键断裂所带来的可靠性退化问题。这是山东大学首次以第一作者和通讯作者单位在IEDM大会上发表研究进展论文,也是继北大、清华、复旦、浙大、上海交大、西安电子科大、中山大学后第八所在该会议上发表论文的内地(祖国大陆)高校。